طراحی تمام جمع کننده هیبرید با توان مصرفی پایین و سرعت بالا

در این پایان نامه پارامترهای مهم در مدارات دیجیتال توضیح داده شده و چند سلول جمع کننده متداول مورد بررسی قرار گرفته است. ایده های مختلفی که در پیاده سازی مدارات جمع کننده وجود داشته، شبیه سازی شده است. در پیاده سازی مدار سلول جمع کننده، در بعضی از مقالات طبقات ورودی و در بعضی دیگر طبقات خروجی متفاوت است. در مقالات متفاوت از منطق های cmos مکمل، نسبتی، ترانزیستور عبوری مکمل، گیت های انتقال و تابع اکثریت استفاده شده است. همه مدارات جمع کننده پایان نامه را توسط نرم افزار hspise در تکنولوژیcmos mµ 0.18 tsmc و 45nm fin fet- شبیه سازی کرده و به نتایج جدیدی رسیده ایم و مدارات را با هم مقایسه کرده ایم. ما طبقه ورودی(h=a ⨁ b) را تغییر داده، از منطق ترانزیستور عبوری و تکنیک gdi استفاده کرده و شبیه سازی کرده ایم و به توان مصرفی، زمان تاخیر و در نتیجه pdp بهتری رسیده ایم. در سایر جمع کننده ها طبقه خروجی cout را تغییر داده و بعد از شبیه سازی به نتایج بهتری رسیده ایم.